課程簡(jiǎn)介

 

聯(lián)系方式

 

 

教學(xué)優(yōu)勢(shì)

　 曙海教育的課程培養(yǎng)了大批受企業(yè)歡迎的工程師。大批企業(yè)和曙海
建立了良好的合作關(guān)系。曙海教育的課程在業(yè)內(nèi)有著響亮的知名度。

　 本課程，秉承20年積累的教學(xué)品質(zhì)，以項(xiàng)目實(shí)現(xiàn)為導(dǎo)向,老師將會(huì)與您分享設(shè)計(jì)的全流程以及工具的綜合使用經(jīng)驗(yàn)、技巧。

 

課程列表

• 課程簡(jiǎn)介：

• 課程目標(biāo)：

  課程大綱：

  賽靈思新的Vitis統(tǒng)一軟件開發(fā)平臺(tái)培訓(xùn)
  

  賽靈思新的Vitis統(tǒng)一軟件開發(fā)平臺(tái)培訓(xùn)

  課程安排

  第一階段 第一部分?介紹Vitis, Ultra96開發(fā)板和入手實(shí)驗(yàn)

  1.?Vitis軟件平臺(tái)原理、軟件界面和開發(fā)流程介紹，包括各組件功能、軟件安裝、軟件和硬件仿真、相關(guān)工具Vivado、Petalinux、HLS和SDK及它們之間的關(guān)系。

  2.?Ultra96開發(fā)板介紹，鏡像安裝和升級(jí),硬件搭建和網(wǎng)絡(luò)配置。

  3.?用Vitis創(chuàng)建Hello World、Memory、設(shè)備測(cè)試和FSBL鏡像啟動(dòng)等項(xiàng)目并在開發(fā)板上運(yùn)行。

  第一階段 第二部分?介紹HLS?C++硬件加速和IP封裝原理、HLS軟件，并通過(guò)GUI和Tcl?創(chuàng)建HLS若干實(shí)驗(yàn)，熟悉了解HLS技術(shù)

  1.?Vivado?HLS硬件加速原理、開發(fā)流程、HLS軟件、加速方法pipeline和unroll。

  2.?使用Vivado HLS?GUI界面創(chuàng)建HLS?C++項(xiàng)目，C仿真驗(yàn)證，高水平綜合，RTL驗(yàn)證并打包成IP核。

  3.?學(xué)習(xí)Tcl命令，使用Tcl命令創(chuàng)建、驗(yàn)證、綜合和打包HLS?C++項(xiàng)目，并比較不同優(yōu)化方法的Latency、Interval和資源利用率。

  4.?（選項(xiàng)）學(xué)習(xí)使用IP集成器設(shè)計(jì)調(diào)用和打包IP核，創(chuàng)建一個(gè)項(xiàng)目包含Tcl生成的兩個(gè)IP核，調(diào)用一個(gè)Xilinx FFT?IP核，打包并驗(yàn)證設(shè)計(jì)。

  第二階段 第一部分?學(xué)習(xí)Xilinx定制嵌入式Linux軟件工具Petalinux軟件及重要概念

  1、Petalinux開發(fā)軟件、控制文件、開發(fā)命令和開發(fā)流程介紹，。

  2、構(gòu)建底層工具Make命令、Makefile、CMake和Autotools概念、程序和實(shí)驗(yàn)。

  3、使用Petalinux生成最簡(jiǎn)Ultra96?Linux系統(tǒng)。

  4、（選項(xiàng)）構(gòu)建PetaLinux軟件的Yocto架構(gòu)和BitBake工具學(xué)習(xí)和實(shí)驗(yàn)。

  第二階段 第二部分?定制一個(gè)完整的Ultra96v2異構(gòu)加速平臺(tái)。

  實(shí)驗(yàn)：設(shè)計(jì)制作Wifi和DPU功能的Ultra96v2 Vitis異構(gòu)加速平臺(tái)，以下內(nèi)容各約一個(gè)小時(shí)

  1.?使用vivado設(shè)計(jì)含Wifi和DPU功能的Ultra96v2硬件平臺(tái)。

  2.?使用Petalinux定制含Wifi和DPU功能的Ultra96v2?Linux軟件平臺(tái)。

  3.?使用Vitis設(shè)計(jì)含Wifi和DPU功能的Ultra96v2?異構(gòu)加速平臺(tái)。

  第三階段 ?學(xué)習(xí)使用Vitis軟件GUI和命令行開發(fā)基于RTL、C、C++或OpenCL C的FPGA硬件加速項(xiàng)目，進(jìn)行評(píng)估、分析和優(yōu)化，部分實(shí)驗(yàn)在ultra96開發(fā)板上運(yùn)行

  實(shí)驗(yàn)一、使用Vitis創(chuàng)建RTL向量加法器項(xiàng)目，并運(yùn)用Vitis Analyzer對(duì)時(shí)間線和DDR傳輸性能進(jìn)行分析。

  實(shí)驗(yàn)二、?使用Vitis?C++/OpenCL分別使用界面方法和使用命令行創(chuàng)建向量加法器項(xiàng)目，由Vitis調(diào)用Vivado?HLS生成硬件kernel，運(yùn)行仿真，并在開發(fā)板上進(jìn)行測(cè)試。

  實(shí)驗(yàn)三、使用HLS常用優(yōu)化方法對(duì)前面的實(shí)驗(yàn)項(xiàng)目進(jìn)行優(yōu)化和仿真，用Vitis Analyzer獲得HLS報(bào)告,分析觀察優(yōu)化前后的加速器運(yùn)行狀態(tài)和性能。

  實(shí)驗(yàn)四、介紹Vitis?Opencv硬件加速庫(kù)和Streaming技術(shù)，創(chuàng)建加速項(xiàng)目對(duì)圖像進(jìn)行縮放和高斯濾波等處理。

  實(shí)驗(yàn)五、（選項(xiàng)）用Vitis設(shè)計(jì)數(shù)字濾波器有限長(zhǎng)單位沖激響應(yīng)（FIR）濾波器，并進(jìn)行軟件和硬件仿真。

   

  
  

  
  

• 練習(xí)

  答疑

  
  

• 咨詢?cè)诰€客服