數(shù)字集成電路前端設(shè)計就業(yè)培訓(xùn)班 |
||||||||||||||||||
 課程目標(biāo) |
||||||||||||||||||
通過本課程的學(xué)習(xí)，使學(xué)員在掌握數(shù)字集成電路設(shè)計的基本要領(lǐng)，熟悉操作系統(tǒng)和硬件描述語言HDL,熟練使用邏輯綜合仿真工具和仿真工具，并學(xué)會IC設(shè)計公司的團(tuán)隊分工與合作，相當(dāng)于一年以上的數(shù)字電路設(shè)計水平和經(jīng)驗。 |
||||||||||||||||||
| 培養(yǎng)對象 |
||||||||||||||||||
1.理工科背景，有志于數(shù)字集成電路設(shè)計工作的學(xué)生和轉(zhuǎn)行人員； ★ 可以通過培訓(xùn)快速進(jìn)去進(jìn)入IC行業(yè)的專業(yè)：
|
||||||||||||||||||
| 就業(yè)服務(wù) |
||||||||||||||||||
面試筆試題詳細(xì)講解 簡歷打磨 模擬面試 公司內(nèi)部推薦（部分公司直接安排面試）,秉承16年積累的企業(yè)客戶合作人脈，2000多家企業(yè)和曙海建立了長期人才合作關(guān)系，若企業(yè)有用人需求，我們可以直接內(nèi)推。 未來職業(yè)規(guī)劃 |
||||||||||||||||||
| 授課方式 |
||||||||||||||||||
在線直播授課+服務(wù)器登錄實訓(xùn)，也可以線下現(xiàn)場培訓(xùn)。 督導(dǎo)老師每天跟蹤學(xué)習(xí)情況，充分調(diào)動你的學(xué)習(xí)激情。 每天有資深的IC老司機(jī)帶著你學(xué)習(xí)做項目， 你唯一需要保障的只是時間和堅持。 |
||||||||||||||||||
| 教學(xué)優(yōu)勢 |
||||||||||||||||||
曙海教育的數(shù)字集成電路設(shè)計課程培養(yǎng)了大批受企業(yè)歡迎的工程師。大批企業(yè)和曙海 本課程，秉承16年積累的教學(xué)品質(zhì)，以IC項目實現(xiàn)為導(dǎo)向,老師將會與您分享數(shù)字芯片設(shè)計的全流程以及Synopsy和Cadence公司EDA工具的綜合使用經(jīng)驗、技巧。 本課程，以實戰(zhàn)貫穿始終，讓您絕對受益匪淺！ |
||||||||||||||||||
| 入學(xué)要求 |
||||||||||||||||||
學(xué)員學(xué)習(xí)本課程應(yīng)具備下列基礎(chǔ)知識： |
||||||||||||||||||
| 上課時間 |
||||||||||||||||||
| 近開課時間：2020年11月30日 | ||||||||||||||||||
| 質(zhì)量保障 |
||||||||||||||||||
| ☆注重質(zhì)量 ☆邊講邊練 ☆合格學(xué)員免費(fèi)推薦工作 專注高端培訓(xùn)17年，曙海提供的課程得到本行業(yè)的廣泛認(rèn)可，學(xué)員的能力 得到大家的認(rèn)同，受到用人單位的廣泛贊譽(yù)。 |
||||||||||||||||||
| 師資團(tuán)隊 |
||||||||||||||||||
| 【趙老師】 大規(guī)模集成電路設(shè)計專家，10多年超大規(guī)模電路SOC芯片設(shè)計和版圖設(shè)計經(jīng)驗，參與過DSP、GPU、DTV、WIFI、手機(jī)芯片、物聯(lián)網(wǎng)芯片等芯片的研發(fā)。精通CMOS工藝流程、版圖設(shè)計和布局布線，精通SOC芯片 設(shè)計和版圖設(shè)計的各種EDA工具（如：DC/Prime Time/Encounter/Virtuoso/Calibre/Dracula/Assura），具有豐富的SOC芯片設(shè)計、驗證、DFT、PD、流片經(jīng)驗。 熟練掌握版圖設(shè)計規(guī)則并進(jìn)行驗證及修改；熟練掌握Unix/Linux操作系統(tǒng)；熟悉CMOS設(shè)計規(guī)則、物理設(shè)計以及芯片的生產(chǎn)流程與封裝。 【王老師】 資深I(lǐng)C工程師，十幾年集成電路IC設(shè)計經(jīng)驗，精通chip的規(guī)劃、數(shù)字layout、analog layout和特殊電路layout。先后主持和參與了近三百顆CHIP的設(shè)計與版圖Layout工作,含MCU芯片、DSP芯片、LED芯片、視頻芯片、GPU芯片、通信芯片、LCD芯片、網(wǎng)絡(luò)芯片、手機(jī)芯片等等。 從事過DAC、ADC、RF、OP、PLL、PLA、LNA、ESD、ROM、RAM等多種制程analog&digital的電路IC設(shè)計， 熟練掌握1.8V，3.3V,5V,18V,25V，40V等各種高低壓混合電路的IC設(shè)計。 【張老師】 從事數(shù)字集成電路設(shè)計10余年，精通CMOS工藝流程、版圖設(shè)計和布局布線，精通VERILOG,VHDL語言， 擅長芯片前端設(shè)計和復(fù)雜項目實施的規(guī)劃管理，其領(lǐng)導(dǎo)開發(fā)的芯片已成功應(yīng)用于數(shù)個國際知名芯片廠商之產(chǎn)品中。豐富的芯片開發(fā)經(jīng)驗，對于現(xiàn)今主流工藝下的同步數(shù)字芯片設(shè)計技術(shù)和流程有良好把握。長期專注于內(nèi)存控制器等產(chǎn)品的研發(fā)，擁有數(shù)顆規(guī)模超過百萬門的數(shù)字芯片成功流片經(jīng)驗. ★更多師資力量請見曙海師資團(tuán)隊。 |
||||||||||||||||||
◆ 本課程實戰(zhàn)演練使用Synopsys公司的DC,PT等工具， ◆ 免費(fèi)、無保留贈送，教學(xué)過程中使用的Synopsys公司和Cadence公司的全套工具和安裝方法，而且還贈送已經(jīng)在VMware Linux下安裝好的Synopsys公司和Cadence公司的全套工具（這套工具非常珍貴，費(fèi)了老師很多心血才全部安裝好），讓您隨時隨地，打開電腦就能進(jìn)行芯片的設(shè)計和練習(xí)！ |
||||||||||||||||||
| 質(zhì)量保障 |
||||||||||||||||||
1、培訓(xùn)過程中，如有部分內(nèi)容理解不透或消化不好，可免費(fèi)在以后培訓(xùn)班中重聽； |
||||||||||||||||||
| 數(shù)字集成電路前端設(shè)計培訓(xùn)班 |
||||||||||||||||||
第一階段 |
||||||||||||||||||
1. Unix/Linux操作系統(tǒng)使用 重點講解數(shù)字電路設(shè)計的綜合技術(shù)的基本概念，綜合流程和工程經(jīng)驗，使學(xué)員掌握基于synopsys DC的綜合技巧。
內(nèi)容包括：
綜合機(jī)理的分析；組合電路和時序電路實現(xiàn)規(guī)則和實例分析；基于tcl綜合的流程,優(yōu)化處理和調(diào)試技術(shù)；綜合處理與后端流程的聯(lián)系；可綜合代碼技術(shù)；需深入研究的內(nèi)容；LPC 接口模塊綜合實驗
ASIC DFT技術(shù)
介紹可測試設(shè)計技術(shù)，使學(xué)員掌握基于Synopsys DFT 的可測性電路設(shè)計方法
內(nèi)容包括：
背景分析；組合電路和時序電路的測試；可測試設(shè)計；需深入研究的內(nèi)容；DFT compile 使用(基于TCL的可測試性設(shè)計流程)；LPC接口模塊DFT實驗
ASIC 靜態(tài)時序分析技術(shù)
介紹靜態(tài)時序分析技術(shù)；使學(xué)員掌握基于Synopsysy PrimeTime的靜態(tài)時序分析技術(shù)。
內(nèi)容包括：
背景分析；電路時序分析的基礎(chǔ)內(nèi)容；工具的使用；靜態(tài)時序分析模式選擇；注意事項及需深入研究的內(nèi)容；LPC接口模塊實驗
一致性驗證（Formal）技術(shù)介紹
介紹一致性驗證技術(shù)，使學(xué)員了解基于Synopsys Formality 的一致性驗證方法
內(nèi)容包括：
背景分析；工具的使用介紹
22.形式驗證技術(shù)?；贔ormality的形式驗證方法、基于匹配策略的形式驗證技術(shù)、基于TCL的形式驗證過程。 23、功耗控制技術(shù)?；赑rimePower的功耗分析技術(shù)，基于Power Compiler的時鐘門控技術(shù)、基于數(shù)字單元庫的功耗分析方法、基于TCL的功耗分析等多種功耗分析方法和時鐘門控技術(shù)的實現(xiàn)。 24、LAYOUT設(shè)計流程?；贏STRO的芯片Layout技術(shù)及基于SPEF反標(biāo)提取的PostLayout相關(guān)數(shù)字流程，包含在PostLayout中的網(wǎng)表提取、參數(shù)提取、形式驗證、靜態(tài)實現(xiàn)驗證、門級功能仿真、功耗分析，以及Layout驗證（DRC、LVS）等技巧。 25、UWB項目開發(fā)過程中的各種電路優(yōu)化手段。 27、VLSI系統(tǒng)的設(shè)計方法學(xué)。時序分析法、基于Snopsys EDA Tools Chain實現(xiàn)的完整ASIC設(shè)計流程、數(shù)字設(shè)計庫的介紹，分析、創(chuàng)建，及使用。 28、編碼及仿真技巧。編碼規(guī)范、RTL驗證仿真技術(shù)、門級仿真技術(shù)。 29、ASIC設(shè)計流程的高級話題。例如跨時鐘域信號的處理，同步撫慰電路設(shè)計及相關(guān)流程處理等設(shè)計技巧。 |
||||||||||||||||||
第二階段 |
||||||||||||||||||
|
加入高級會員獲得助教答疑
